非常风气网www.verywind.cn

设计一个一位的半加器电路，要求有A、B两个一位的加数输入端，S为和输出，CO为进位输出，并进行编译。其中

希望高手帮下。

第1个回答 2011-06-29

so so

相关了解……

你可能感兴趣的内容

大家正在搜

试设计一个能完成两个一位二进制数相加的组合逻辑电路设A和B分...

设计一个半加器电路，要求用与非门实现！谁懂哎！

两个半加器和一个或门怎么组成一个全加器？

半加器的简介

什么是一位全加器，怎么设计逻辑电路图

用74ls138设计一个全加器电路求电路图

1. 用Verilog HDL的行为描述设计一个带进位输入，...

本站内容来自于网友发表，不代表本站立场，仅表示其个人看法，不对其真实性、正确性、有效性作任何的担保
相关事宜请发邮件给我们 contact email
© 非常风气网